xilinx Debug 调试

xilinx 7 Series - Kintex7 325T
vivado 2019.02

ILA IP 使用

Integrated Logic

  1. 在信号前添加 (* mark_debug = "true" *)
    image.png
  2. SYNTHESIS 中通过Set Up Debug添加对应信号。
    image.png
  3. Implementation并生成对应的bitstream后，需同时烧录bitStream file及Debug probes file。
    image.png

VIO IP 使用

Virtual Input/Output

调用 VIO IP 配置输入输出的端口数 及 位宽。连接信号到模块中即可。

1vio_0 vio_inst1 (
2        .clk            (   clk     ),
3        .probe_in0      (   reset_n ),
4        .probe_out0     (   led     )
5);

Debug调试

ila 调试

image.png

  • 使用Tigger Setup添加信号触发源
  • 触发运行后等待触发

vio 调试

image.png

直接添加信号，监视 或 配置对应信号。

面积

image.png